DIALOG(R) File 347: JAPIO (c) 1998 JPO & JAPIO. All rts. reserv.

03584073

THIN FILM TRANSISTOR AND ITS MANUFACTURE

PUB. NO.: 03-246973 [JP 3246973 A]

PL|BLISHED: November 05, 1991 (19911105)

INVENTOR(s): NAKAZONO TAKUSHI

KANBAYASHI SHIGERU

MASAKI YUICHI SATO HAJIME KIHARA YUMI

NAKAMURA HIROYOSHI

AFPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or

Ccirporation), JP(Japan)

AFPL. NO.: 02-044020 [JP 9044020] FILED: February 23, 1990 (19900223)

ABSTRACT

PURPOSE: To enhance the mobility in a thin film transistor by a method wherein the concentration of electrically neutral impurities contained in a semiconductor constituting a channel part is set at 10(sup 18)/cm(sup 3) or lower.

CCNSTITUTION: A semiconductor layer 2 by polycrystalline silicon is formed on a quartz substrate 1 to be island-shaped in a thickness of 2000 angstroms by using a chemical vapor growth etching method or the like; a channel part is constituted. The electrically neutral impurity concentration of polycrystalline silicon to be used as the channel part is set at 10(sup 18)/cm(sup 3) or lower. A gate oxide film 3 is formed on the layer 2. In addition, an interconnection for gate electrode use is formed; after that, it is patterned; a gate electrode 4 is formed. Before the semiconductor film is formed, the inside of a film formation container is evacuated to a pressure of 10(sup -4)Torr or lower; the film of polycrystalline silicon is formed under a low partial-pressure condition. Thereby, the electrically neutral impurity concentration of the formed polycrystalline silicon film is set at 10(sup 18)/cm(sup 3) or lower, the range of a mobility enhancement is expanded, and a high quality can be realized.

19日本国特許庁(JP)

① 符許出 取公開

母公開特許公報(A) 平

平3-246973

@Int. Cl. 1

伊発明者

建别記号

庁内整理番号

❷公開 平成3年(1991)11月5日

H 01 L 29/784

9056-5F H 01 L 29/78

311 H

審査請求 未請求 請求項の数 5 (全5頁)

❸発明の名称 薄膜トランジスタおよびその製造方法

②特 單 平2-44020

章 室

母出 顯 平2(1990)2月23日

②発 明 者 神 林 茂 ②発 明 者 正 本 裕 一 ②発 明 者 佐 藤 鑒

中

10元 明者 佐藤 玉 10元 明者 木 原 由 美 10元 明者 中 村 弘 喜

の出 顧 人 株 式 会 社 東 芝 の代 理 人 弁理士 須山 佐一

志 神奈川県川崎市幸区堀川町72 株式会社東芝堀川町工場内 茂 神奈川県川崎市奉区小向東芝町1番地 株式会社東芝総合 -----研究所内

神奈川県川崎市幸区堀川町72 株式会社東芝堀川町工場内 神奈川県川崎市幸区堀川町72 株式会社東芝堀川町工場内 神奈川県川崎市幸区堀川町72 株式会社東芝堀川町工場内 神奈川県川崎市幸区堀川町72番地

朔 駐 書

1、発明の名称

薄層トランジスタおよびその製造方法

- 2. 特許請求の範囲
- (1) 絶録基体と、この絶録基体上に形成された 半導体膜からなるチャネル報およびソース・ドレ イン郎と、前記半導体膜にケート絶縁鼻を介して 形成されたゲート記様とを育する薄菓トランジス ターにおいて、

限記チャネル既を構成する半導体繋が含有する 電気的中性不能物の過度が、10¹⁸/cm³以下であ ることを特徴とする形態トランジスタ。

- (2) 前記半導体験は、多格品シリコンである語 求項1記載の薄膜トランジスタ。
- (3) 前記者気的中性不純物は、酸素、炭素および窒素の中の少なくとも(質である禁水項 1 記載の用額トランジステ。
- (4) 単初体数を形成するための成蹊用な図内部の全圧が19¹² tore以下になるまで終まし、終気後に配送及外上に半導体数を形成する工程と、

前記半導体器にゲート総線膜を形成する工程と、 利記ゲート総線膜上にゲート常振を形成する工程と、 程と、

前記半導体順を、電気的中性不能物を定か10¹¹ / cm¹ 以下であるチャネル部と、電気的不能物を 高温度で含有するソース・ドレイン部とに分離す る工程と、

前記能線基体上に絶線層を形成する工程と、 前記能線層上に配線層を形成する工程と を有することを特徴とする環鎖トランジスタの 製造方法。

- (5) 耐記成業用容器内部における、酸素、炭素、 弦乗の多分圧を10⁻¹ torr未満とした後に、半導体 悪を形成することを特徴とする態度トランジスタ の製造方法。
- 3. 発明の詳細な説明

【免明の目的】

(危業上の利用分野)

本免明は、薄無トランジスタおよびその製造 方法に関する。

持周平3-246973(2)

(健康の性語)

多様品シリコンを使用した薄質トランジスタの開発が盛んに行なわれ、これを応用したイメージセンサ(特別報 80-2218(号公報)、感用ヘッド(特別報 81-111473 号公報)、減品ディスプレイ学、終々な製品が生み出されている。

これらは、いずれも地球悪板上に多竹品シリコンを用いて思想トランジスタを形成し、 駆動回路 もしくはスイッチング素子を構成している。

多枯島シリコンは薄膜トランジステの活性層と して使用され、次のような方法で基底上に形成されている。

① 低温で非品質シリコンを成果しその後無処理を ほどこし、抽品位益を成長させ移動度等を向上を せる。

②多球品シリコンを成果しその後シリコンイオン インプランテーションでアモルファス化し、その 後熱処理を施して物品位種を成長させ、移動度等 を向上ませる。

また、多数品シリコンの結晶位の界面等に存在

すると考えられる未結会手の影響を軽減させるために、 疾駆後のシリコン度もしくは、上記①、②の技術を適用した腰に、さらに水果プラズマアニールなどで水果を混入させ、シリコンの糸は含乎と水素とを結合させて電気的に安定させることが行われている。

(発明が解決しようとする深面)

ところで、さらに画品質を目指してよりトランジスタ特性を向上させるには、多物品シリコンの対品位益サイズや界面の状態を改感してもあるところで展界が生じ、特性を向上させることが對しくなっている。

すなわち、電子の移動度がある値に過すると、 剤定温度を徐々に変化させても移動度のほほほと んど濃度に影響されず、一定値のまを向上しない のである。

これは、多緒品シリコンに含まれる電気的中性 不規物の健素が影響していると考えられる。この 電気的中性不同物である健素は、多緒品中に10¹⁹ ノca¹ 程度混入しており、主にシリコンの成態時、

すなわち、化学気相譲着を行う原に差入すると考えられる。

化学気阻減者は、適常、護型の減圧化学気相減 者装置を使用しているのであるが、この接置では 炉に取りつけてあるふたを関けた時点から、炉内 に型気の進入が始まり、ウェハーの挿入、取り出 しは、空気が混入した状態で行なわれることにな る。また、混入した空気を取り除く技術も確立さ れていない。

そして、これらは、半導体療成裏炉のふたの数 りつけ部が高真空体気に耐え得る構造になってい ないという気質的な要因が終んでいる。

本発明はこのような原題を解決するためになるれたもので、より高い移動度を実現させる滞実トランジスタと、その製造方法を提供することを目的とする。

[発明の株成]

(旗道を解決するための手段)

本発明の薄菓トランジステは、希望基体と、 この絶縁基体上に形成された半等体膜からなるチ マネル部およびソース・ドレイン部と、前記半年体質にゲート他最繁を介して形成されたゲート配額とを有する薄膜トランジスターにおいて、前記ティネル部を構成する半等体質が含有する意気的中性不純物の進度が、10¹⁸/ca³ 以下であることを特徴としている。

本党明において、多結長シリコン製はたとえば L×10⁻¹ torr 未滅に算気された装置内で成長す

持閒平3-246973(3)

る。このとき、後輩ガスは芝気であると考えると 数点の割合は、10%を度であるため数果分圧は 0.1 × 10⁻¹ tort である。

この後、反応ガスを導入し成務圧力を0.4torr 程度にもどす。このとき、歴史分圧は最大0.75× 10¹¹ torr(=0.1×13¹¹) /0.4) 程度となる。

このような映象分圧の条件において、装置内に 含まれる健素のモル放力を気体の状態方程式に従 って求めると、

n - P V / R T

= (0.75 × 10" × 133 × 1.3 × 10")

4.4× (273+800)

= 1.8×104 mol

243.

これがすべて反応生成物に取り込まれたとすると、 その油度 C_0 は、

 $C_0 = 1 \times 10^{16} / ce^2 = (8 \times 10^{21} \times 1.8 \times 10^{4})$ & 8.

実要問題では、狭窄ガスが気体の状態方程式からはずれることと、Si-Si統合よりもSi-G 統合

の方が安定であることから反応し易いため、実際の反応生成物中の健素を反は、ほぼ10¹⁸/co¹ 程度となる。

すなわちこのことから、成場を行う容置内部の 全圧を積もって10° torr 以下に算気することに より、成果される裏の電気的中性不純物温度は、 10¹⁸/cm¹ 以下となり、薄膜トランジステの移動 皮向上が可能となる。

(作用)

多数皮の向上を切ける原因としては、従々な要因が考えられるが、本発明者らは多結長シリコン中に含まれる電気的中性不能物である破壊に着 目した。

第4回は、多路及シリコン中に含まれる要素量を変え、温度と移動定との解係を超べた結果である。×町は酸素変入サンブルの結果であり、〇印は低酸素サンブルの結果を示している。

第4 図から明らかなように、酸素含有量の多い 多雑品シリコンは移動型の値が接違い状態で、向 上が思られない。

まらに、第3回に示した理論的な対算結果から a、電気的中性不能物源成が10¹⁸/cm¹ を超えて 混入すると移動度に影響が現れはじめることがわ かる。

本発明では、シリコンの背景形成時の存置気を 研定の状態にコントロールして、多粒品シリコン の含有する電気的中性不能物値収を18¹⁸/cs¹ 以 下としているため、多数度同上の範囲を拡大し、 より高品質化を図ることができる。

(* * 4)

次に、本発明の実施例について型面を用いて 説明する。

第 1 回は、本発明の一実施例である薄積トランジスタを示す器である。

、同国において、石英基板1上には多時島シリコンによる半導体験2が、化学気材エッチング法(CDE)等によって島状に2080人の軍さで形成され、チャネル銀を構成している。

このチャネル部となる多種品シリコンの電気的 中性不純物達定は10¹⁸/ca¹ 以下とされている。 半導体層 2 上には、塩酸酸化法等でゲート酸化 膜 3 が数 100 人の寒さで形成され、さらに、ゲート電道用配線が減圧化学気指薬療法(L P - C V D) 等で形成され、その後、反応性イオンエッチング法(R I E) 等でパターニングすることにより、ゲート電磁4が形成されている。

半導体展2の周囲には、イオン庁を込みによってソース・ドレイン部分が形成されている。

さらに、ソース・ドレイン部5の周囲の石英基板1上には、常圧化学気視蓋者技等により、層間地線集6が形成されており、RIEで形成された所定のコンタクトホール7の部分に、アルミニウムまたはアルミニウム合金等で配線層8が形成されている

このような薄膜トランジスタにおける半導体膜は、たとえば第2型に示す鍵型の減圧CVD袋置を用いて形成することができる。

第2回において、板型の減圧CVD装置20には、医板21に高具空換気用のターポポンプ22 と、残智ガスの分析を行なうためのモニター23

特別平3-246973(4)

とが進行されている。

また、底板21とベルシャー24とは、 1重の 0 リング25でシールされ、10° torr 以下でし 充分に気容が保たれるようになっている。

この減圧 C V D 装置 2 O を使用する場合は、まずはじめに装置内を加熱、提思する。そして、ウェハーを改入し、まらに加熱して高真空資気を行い、装置内を10⁴ for 以下に設定する。

次いで、モニター23による基盤ガス分析を行ない、 酸素、宣素等の分圧が所定の値(たとえば 10⁻⁴ torr以下)に達した時点で反応ガスを導入ロ ・26より導入して収集を行なう。

このよう $k = 10^{18}$ 成される多物品シリコンの電気的中性不能物温度は 10^{18} $\ell = 10^{18}$ 以下となり、移動度の肉上が実現された。

(発明の効果)

以上製物したように、本発明によれば半導体展成集前に、成集容器内部を10th torr以下の圧力まで排気し、低い分圧条件で多符品シリコンを成果

することにより、生成される多時品シリコン族の 電気刷中性不見物量度を新定の適度以下に加え、 再携トランジスタにおける移動度の向上を図るこ

得悪トランジスタにおける移動度の向上を図る とができる。

4. 国面の簡単な差別

第1 留は本発明による一実投資の高度トランジステを示す新面図、第2 回は多符品シリコンの成 展装置を説明するための概念図、第3 図は多符品 シリコンの移動度と電気的中性不純物濃度との組 係を示す図、第4 回は温度変化に伴う移動度の変 化を示す図である。

1 … … 石灰蓝板、 2 … … 半導体療、

3……ゲート酸化肽、4……ゲート電道、

5……ソース・ドレイン意、


6……層間能維養、7……コンタクトホール、

8 … … 配頭層、


21…… 医板、22……ターポポンプ、

23……モニター、24……ベルジャー、

25……0 リング、26……導人口。




第 1 图



號 2 🗓

特開平3-246973(5)






表 3 🕾

(

第4 ②